verilog
-
Verilog 문법, 특징 요약전공/논리회로실험 2020. 6. 9. 18:06
* 모든 사진 파일은 부경대학교 한영선 교수님의 PPT에서 발췌했습니다. 주소 : http://hpcl.pknu.ac.kr Verilog HDL는 C와 유사한, 회로를 다루는 프로그래밍 언어이다. 전력이 공급됨과 동시에 모든 코드가 병렬로 수행된다. 코드를 짤 때 가장 많이 실수하는 부분이라고 한다. 모듈(module) 하나의 반도체 칩을 정의하는 것이 하나의 모듈에서 정해진다고 보면 된다. 모듈은 입출력 포트가 정의되어 있어야 하고 이들간의 논리적인 관계도 정의된다. 모듈 중 메인이 되는 모듈을 TOP 모듈이라고 한다. C에서의 main() 함수와 유사하다고 보면 된다. [7:0]은 8비트 배열을 선언하는 것이다. 나도 처음에는 [0:7]로 표현하는 게 더 올바르다 생각했는데 이렇..